MIPS Technologies se tourne vers les SoC RISC-V

Grande nouvelle, MIPS Technologies qui fabrique depuis toujours des SoC sous l’architecture du même nom, va se tourner vers RISC-V.

C’est une grande nouvelle parce que ce mouvement de MIPS Technologies va pas mal bousculer ce petit monde particuliers des SoC “exotiques”. Face aux ARM et aux x86, les MIPS comme les RISC-V ressemblent plus souvent à des petits poucets qu’a de vilains ogres.

Démarrée en 1984, l’aventure MIPS c’est une première architecture de puce lancée l’année d’après. Cette solution, différente des x86 et des ARM, est alors commercialisée prête à l’emploi. Un SoC  dont on peut acheter la licence pour la faire produire par l’usine de son choix.

De nombreux clients s’intéressent à cette architecture particulière avec différents objectifs en tête. Des serveurs comme des outils réseau sont développé autour de cette technologie et d’un point de vue grand public des consoles voient le jour grâce à cette architecture. Nintendo et Sony développent ainsi les puces des Nintendo 64 et des deux premières PlayStation en utilisant cette technologie. C’était la belle époque pour MIPS.

Depuis, ça c’est – considérablement- dégradé. Coincé non pas entre mais largement en dessous des solutions x86 et ARM qui ont pris d’assaut tous les secteurs, les puces MIPS ne sont plus aussi massivement employées. La Chine et la Russie semblent vouloir s’en servir pour gagner en autonomie en évitant l’utilisation de solutions américaines et certains produits ont depuis émergé. Les processeurs Loongson qui servent à la conception de supercalculateurs en Chine, par exemple, et d’autres solutions massivement supportées par des commandes publiques.

MIPS Technologies a traversé ces étapes et les soubresauts de popularité de l’architecture avec des hauts et des bas. Racheté par Imagination Technologies en 2013, la société crée un nouveau SoC pour tenter une approche différente d’ARM. Cela ne fonctionne pas et MIPS Technologies est revendue à Wave Computing en 2018. Il en résulte quelques espoirs avant que, finalement, les principaux acteurs du marché encore intéressés se tournent vers d’autres solutions. Broadcom et Cavium, qui utilisaient MIPS principalement dans des solutions réseau finissent par abandonner l’architecture… Wave Computing tente une opération de la dernière chance en ouvrant le code source de MIPS...

Ca n’a pas marché. Wave Computing s’est retrouvé en banqueroute en 2020 et dans son sillage les compagnies en sa possession en bien mauvaise posture. La solution trouvée par Wave et MIPS Tech ? Abandonner MIPS et se relancer avec l’architecture RISC-V qui la dépoussière tout  en étant conçue pour une distribution sans royalties. Wave Computing se met à vendre des puces RISC-V. Un pas en avant audacieux quand on vient d’un monde où l’on vivait en concevant et développant des SoC concurrents. Si les contrats existant seront toujours honorés, MIPS Technologies continuera à supporter ses puces MIPS, le futur se conjuguera avec RISC-V.

RISC-V

Et ce n’est pas une petite nouvelle car l’architecture prend de plus en plus d’ampleur. Certes, le poids de RISC-V n’est pas énorme sur le marché face aux mastodontes ARM et x86, mais l’architecture séduit de plus en plus. SiFive, ZTE, Huawei, Alibaba, Huami Western Digital, Hitachi, IBM, Infineon, NXP, Nvidia, Samsung, Rockchip, ST, Sony pour n’en citer que quelques un … de nombreux industriels voient d’un très bon oeil cette approche du développement technique d’une puce sur mesures. Ils payent des experts, comme MIPS Technologies donc, pour développer une solution convenant exactement à leurs besoins et, une fois la recette en poche, vont trouver des fabricants de puces pour la reproduire. Autant qu’ils le veulent, quand ils le veulent, sans payer le moindre centime de royalties. Une solution qui, quand on fabrique des puces par dizaine voire par centaines de milliers, à un certain intérêt.

2021-03-12 12_51_50

Un exemple qui vous parle ? Vous avez peut être déjà vu, ou même eu au poignet, un SmartBand 4 ou 5 de Huami, la filiale de Xiaomi. Ce bracelet connecté est équipé d’une solution RISC-V Huangshan MHS002. Une puce qui ne coute rien à fabriquer à la pièce est dont le prix est dilué par autant de produits vendus une fois la recherche et développement effectuée. Il n’y a pas de royalties par puce vendue ni de frais liés à la technologie. Quand on voit les volumes écoulés pour ce type de produit, on comprend mieux les enjeux industriels derrière ces choix.

En résumé, MIPS Technologies qui concevait des solutions MIPS a décidé de tourner la page de cette architecture pour un RISC-V plus efficace et ayant plus de débouchés. C’est un mouvement suffisamment rare sur le marché pour être souligné. Nombreuses sont les entreprises qui préfèrent couler avec le navire en s’entêtant dans une mauvaise direction historique plutôt que d’être assez lucide pour changer de cap.

Autre effet de bord probable, l’annonce d’une volonté de rachat d’ARM par Nvidia n’a pas mis à l’aise tous ses concurrents. Certains se sont penchés sur d’autres berceaux depuis lors et, dans l’attente des différents feux verts ou rouges pour autoriser la session d’ARM, certains s’intéressent de près à RISC-V. Autant de clients potentiels pour MIPS Technologies.

La position neutre de RISC-V est également un élément important, basé en Suisse, RISC-V est loin des terres et des lois Américaines. Impossible pour le gouvernement US d’empêcher certains géants des télécoms d’utiliser cette technologie. Comme cela a pu être le cas dans l’affaire Huawei avec ARM ou Intel.  

Soutenez Minimachines, partagez le !


Rivière
27 commentaires sur ce sujet.
  • 12 mars 2021 - 13 h 19 min

    Comme quoi il reste toujours quelques niches, même pour une architecture processeur à finalité possiblement grand public

    Répondre
  • 12 mars 2021 - 13 h 35 min

    – bonjour à tous, ce trimestre nous allons étudier l’assembleur MIPS R3000
    – on s’en fout, on veut faire du C
    – c’est le processeur utilisé par la Playstation
    – ah bah dit comme ca ^^

    Répondre
  • Tof
    12 mars 2021 - 13 h 55 min

    Une question me taraude… Y-a-t-il des industriels européens engagés dans l’avanture RISC-V?

    Ou bien l’Europe se prépare-t-elle à continuer à jouer encore plus les dépendants technologiques avec l’Afrique et l’Amérique du Sud?…

    Répondre
  • 12 mars 2021 - 14 h 07 min

    Ok, j’avais plutôt compris que RISC et MIPS allaient mettre en commun le techno et brevet pour ratraper leur retard.

    Du coup, non, ils changent leur business model… Chaud et courageux !

    Répondre
  • 12 mars 2021 - 15 h 06 min
  • 12 mars 2021 - 15 h 06 min

    L’architecture MIPS était pas déjà du RISC ? (pas RISC-V certes)

    Répondre
  • 12 mars 2021 - 15 h 07 min
  • 12 mars 2021 - 15 h 46 min

    @Tof: https://www.sipearl.com/ pour faire de la puce en ARM + accélérateur en RISC-V, avec l’ambition de faire tout avec du RISC-V.

    Une archi qu’on va voir de + en + souvent. PINE 64 va sortir sont 2eme appareil en RISC-V : un SBC a 15$.

    Répondre
  • 12 mars 2021 - 15 h 48 min

    De plus en plus de mots et définitions de genres pour nos processeurs .
    Pour rester sur l’architecture de ces processeurs ,j’ai souvenir d’anciens Sciences et Vie Micro et autres revues dans lesquels ont parlait de la guerre des processeurs Riscs contre les processeurs Ciscs de types x86 .

    Pour avoir suivis les x86 principalement ,je me suis fait avoir par le choix du Vesa Local Bus au lieu du PCI et de l’utilisation de supports SCSI au lieu du IDE puis du SATA .

    Il me semble que SAMSUNG a fabriqué quelques temps un processeur RISC pour des serveurs puis a revendu la technologie a un autre fabricant .

    il y a pas mal d’anciennes technologies qui je pense utilisées a des standards actuels pourraient etre intéressantes.
    Pour rester dans les processeurs ,je pense que d’anciens processeurs refondus avec des finesses de gravures actuelles pourraient etre intéressant .

    Si on regarde le marché de la console de jeux ,pas mal de jeux existent mais n’on plus de consoles pour les utiliser .
    La solution est d’émuler ces processeurs alors que par exemple ,une SUPER NINTENDO ,une MEGADRIVE voir une première XBOX ne demanderai qu’une nouvelle carte mère pour bien revivre .

    Répondre
  • 12 mars 2021 - 16 h 32 min

    @Tof:

    Il semble y avoir une volonté de remonter en puissance, Atos en bénéficie sur le HPC (sur le site ex-Bull des Clayes sous bois) par exemple, mais à ma connaissance pas de RISC-V en vue de ce côté: Passer du Xeon à des SoC basé ARM… Mais il y a peut-être d’autres projets moins ébruités.

    De toutes manières, il y a clairement un besoin et que le réveil sonne pour Intel et bientôt ARM aux US est une bonne chose: Au delà des problèmes de souveraineté il y a également ceux de déterminisme pour des applications critiques qui excluent ARM et Intel.

    Comme ce ne sont pas des gros volumes, ils ont toujours été dépendants de familles de processeurs développés pour des marchés plus gros. Et il y a un trou dans la raquette qui grossit déjà depuis quelques années…

    Répondre
  • 12 mars 2021 - 16 h 38 min

    @R2D2: Mips R3000, la vache ça date (Playstation 1, mais aussi qq station SGI, si ma mémoire est bonne)
    Le prof de ton exemple s’était recyclé après avoir enseigné l’assembleur 6502 pendant 30 ans?

    Répondre
  • 12 mars 2021 - 16 h 42 min

    @Tof:
    Stmicro est dans le consortium depuis longtemps
    Mais assez curieusement je n’ai pas vu de proc RiscV en leur nom propre

    Par contre il y a une initiative Européenne d’archi hybride mixant ARM et RiscV dans les tuyaux, si je me souviens bien https://www.european-processor-initiative.eu/

    Répondre
  • 12 mars 2021 - 16 h 43 min

    @Pacemk: désolé pour la repet, je viens de voir que tu l’avais déjà mentionné… ;)

    Répondre
  • 12 mars 2021 - 16 h 44 min

    @ptitpaj:
    Cela fait longtemps que le RISC a logiquement gagné la bataille et que la distinction n’a plus vraiment de sens.
    Même là ou cela ne se voit pas forcément: Un opcode Intel CISC est désormais séparé en micro-opérations avec une machine RISC en dessous… La compatibilité binaire est donc conservée mais sous le capot, c’est du RISC.

    Répondre
  • 12 mars 2021 - 16 h 45 min

    @ptitpaj: ou un FPGA + 2/3 convertisseurs

    Répondre
  • 12 mars 2021 - 16 h 49 min

    Concernant MIPS, une petite pensée pour cette archi concue pour remplacer les 68x motorola dans le stations de travail des années 80, comme son cousin le sparc (issus des mêmes recherches à Berkeley de mémoire) et qui aura survécu à une décennie de déboires de son porteur historique: Silicon Graphics

    Le journal [email protected] (ex amiga dream) avait fait en son temps des article strès instructifs sur ces architectures

    Répondre
  • 12 mars 2021 - 17 h 43 min

    mmmmm, je developpe mes cartes electroniques a l’aide de coeur M4K et MICRO-APTIV ( microchip PIC-32).
    je me demande bien si ces coeurs vont se poursuivre

    Répondre
  • 12 mars 2021 - 20 h 45 min

    Petite question : Ingenic est bien MIPS?

    Répondre
  • 12 mars 2021 - 23 h 54 min

    à mon avis les execs de chez Mips ont juste déprimé en regardant les comptes de la boîte qu’ils se sont dit “foutu pour foutu on va dire qu’on fait du Risc-V, avec un peu de bol on pourra copier sur les autres une microarchitecture à succès”.

    Répondre
  • 13 mars 2021 - 12 h 32 min

    @Bastien B.: “Concernant MIPS, une petite pensée pour cette archi concue pour remplacer les 68x motorola dans le stations de travail des années 80, comme son cousin le sparc […]”

    Amusant quand on sait qu’Acorn a développé le premier ARM pour remplacer le 6502 de Motorola qui arrivait en fin de production. (¬‿¬)

    Répondre
  • 13 mars 2021 - 18 h 22 min

    Vous seriez surpris du nombre de vente de proc 68xxxx et dérivés, et de leurs prix actuel :p

    Je me demande comment ils arrivent a faire une architecture (risc-V) sans violer aucun brevet dans ce domaine.

    Répondre
  • 14 mars 2021 - 12 h 42 min

    @hellsing: il y a énormément de choses passé en open source.
    Sparc de Sun heu Oracle avec OpenSparc, Power de IBM avec OpenPOWER.

    L’architecture RISC n’est pas soumis à des brevets, c’est un concept.

    Comme dit plus haut, même les CPU dit CISC de Intel ou AMD sont sur une logique RISC.

    De nos jours les logiques de RISC, MISC, CISC sont dépassées. C’est un mélange de tout ses concepts.

    Les CPU de chez ARM sont bien éloignés de cette logique RISC avec leurs unités de calcul vectoriel via l’AVX que l’on retrouve aussi dans le monde x86.

    Ce qui est intéressant avec RISC-V c’est la volonté de resté neutre.
    Le siège du projets est maintenant en Suisse pour ne pas subir la guerre commerciale sino américaine.

    L’architecture est très récente, début il y a 10 ans et depuis 2 ans on voit des solutions concrète même si ça reste encore lié au monde de développement.

    ARM sert les fesses car beaucoup d’acteurs s’intéresse à cette architecture RISC-V.
    Faut dire que la politique des usa a bien aidé avec cette guerre commerciale et d’avoir Huawei dans le viseur.

    Pour moi il ne fait aucun doute que l’architecture RISC-V va exploser dans les années à venir.
    Non soumise à un état, à des sociétés et surtout une architecture plus moderne. La dernière architecture de CPU reste le POWER qui date fin 80 début 90 et qui a fait tourner les ps3, xbox360, une génération de matériel Apple et qui est encore le cœur des mainframe de chez IBM ou de supercalculateur au dernier top 500, position 2 et 3, la première place est un arm.

    Je reste malheureuse de voir l’architecture mips disparaître. C’est une partie de l’histoire de l’informatique qui ce ferme avec les magnifiques station de chez SGI.
    Avant on a vu disparaître les sublimes Alpha de chez Digital puis Compact. L’architecture Sparc disparaît elle aussi petit à petit.

    Mips est encore dans un des supercalculateur les plus puissants au monde et aussi energivore.
    On verra si les chinois et les russes vont continuer de faire des processeurs sur cette architecture.

    Répondre
  • 15 mars 2021 - 9 h 45 min

    @Kikimoo:
    Certes, mais acorn a surtout développé l’ARM pour l’archimède qui était peu ou prou un amiga500 du point de vue graphique (voir les similitudes graphiques entre le premier risc 0S et le premier amiga OS) et donc bien trop haut pour un un 6502

    Après vous soulevez un point juste:
    – Mips et sparc, bien que risc (ie moins complexe que x86 et ses immondes instruction bizarres allant jusqu’à la manipulation de chaines de caractères complètes -le but visé était la compacité du code-) sont des architectures “niches”, dédiées à l’époque au marché émergeant des stations de travail, donc avec ça & là des particularités de design les rendant “très adaptés” à leur cible (multitâche, calcul général, calcul pour rendu graphique), alors que l’ARM v1 est dés le départ un CPU “low cost”, “de masse”

    Répondre
  • 15 mars 2021 - 11 h 39 min

    @Nidouille:
    En fait la frontière est plus floue que ça.
    Intel comme AMD implémentent depuis longtemps une architecture sous jacente inspirée du risc, voir totalement Risc pour AMD, qui a greffé pour son tout premier “586” un décodeur d’instructions x86/ia32 sur un de ses CPU Riscs maison, mais compatibilité oblige, ils conservent des instruction de longueur variables (ce qui fait que concevoir un décodeur est une tannée), avec des modes d’adressage plus ou moins complexes etc …
    Bref ça reste des cisc, bien plus rationnalisés qu’un 8086, mais des cisc tout de même

    Répondre
  • 15 mars 2021 - 11 h 43 min

    @yann: Pas tout a fait puisque le décodeur fait partie de l’archi, et que ce dernier doit se taper des mots de longueur variable avec des modes d’adressage exotiques… En frontal on est bien tj sur du csic

    Répondre
  • 15 mars 2021 - 14 h 34 min

    @Bastien B.:
    On fait ce qu’on peut avec une architecture qui date… Un processeur Intel, c’est au final un peu comme une fusée à la NASA: Le poids à envoyer dans l’espace coûte pourtant très cher, mais on laisse sur les vieux modèles trouvant leurs origines dans les années 60/70 bien des équipements qui ne servent parfois même plus: Trop peur de créer des phénomènes imprévus (vibratoires…) en les retirant!

    On se bouche le nez, chez Intel. Surtout après avoir fait presque 2 décennies de PowerPC, puisqu’on en parle: On mesure toujours, au moins au niveau coeur (sur les a-côté importants, comme la MMU, il y a eu de meilleures idées chez ARM), comme ce fut bien pensée.

    Les instructions de taille fixe y étaient pour simplifier le décodage ; jeu d’instruction très bien conçu (il y a de mémoire 2 points que j’aurais aimé un peu différents) avec également un passage 32->64 bits, quasiment aucun impact a part des registres généraux de taille doublée (chez ARM, ce fut un nouveau jeu d’instruction, bonjour le minimalisme désormais à supporter 32 bits+variante thumb et le 64)…

    On verra pour la suite, mais IBM a totalement merdé après avoir ouvert les portes 2 ans initialement (permettant à Motorola semiconducteurs d’y entrer, depuis devenu Freescale puis NXP: PPC y avait opportunément pris la suite du 68k dans l’embarqué) puis en les refermant… pour les rouvrir avec Open POWER alors que c’était déjà bien tard!

    Répondre
  • 16 mars 2021 - 12 h 10 min

    @yann:
    Dans mon souvenir, le captotage de l’initiative CHRP etait à ma connaissance plus imputable à apple (le vaporware Common point, freinage des 4 fer sur toute stratégie d’ouverture par peur des hackintosh, etc ….) et motorola qui n’a jamais été foutu d’en produire un vraiment performant
    Hasard du Calendrier, Intel s’embourbait dans l’Itanium à cet époque, tandis que HP/Compaq, embarqué dans l’itanium, ne savait plus trop quoi faire du 21×64 hérité de DEC comme des PA risc maison… Mais ils auraient fait des partenaires bien plus crédibles … et fiables

    Répondre
  • LAISSER UN COMMENTAIRE

    *

    *