3D V-Cache, AMD va booster ses processeurs avec plus de mémoire

Rajouter plus de mémoire cache par dessus ses futures puces, c’est la solution originale retenue par AMD avec la technologie 3D V-Cache.

AMD l’annonce lors du Computex, d’ici la fin de l’année, une partie de sa gamme de processeurs aura droit à encore plus de mémoire cache. Cette mémoire est déjà une des différences majeures des puces Ryzen face aux Core d’Intel. AMD veut enfoncer le clou avec une proposition originale : 3D V-Cache.

L’idée d’AMD est de rajouter une mémoire supplémentaire à ses puces, par dessus le processeur lui même. Empilée sur son die. Sur un prototype de Ryzen 9 5900X basé sur la génération actuelle de l’architecture Zen 3 de la marque, AMD a ainsi ajouté 64 Mo de cache L3 supplémentaire. Et les résultats sont intéressants. Si la puce ne change pas d’aspect, les performances sont clairement en hausse.

3D V-Cache

En moyenne, le bénéfice serait une puissance un gain de 15% de performances supplémentaire en 1080P dans les jeux sans que l’on ait pour le moment tous les détails de la manière dont ces calculs sont réalisés. Il faut dire qu’il s’agit d’un prototype du processeur et qu’il est difficile de communiquer de manière plus précise. Ce genre de gain ne s’obtient aujourd’hui en général qu’en changeant totalement d’architecture, on arrive rarement à ce genre de scénario avec une simple optimisation. AMD pourrait ainsi proposer jusqu’à 192 Mo de mémoire cache sur une nouvelle génération de puces Zen3 haut de gamme. Les puces conservant évidemment le  cache résident dans leur architecture de base. Les modèles 12 coeurs comme le Ryzen 9 5900X et ses 70Mo de cache et 16 cœurs comme le  Ryzen 9 5950X et ses 72 Mo de cache proposeraient des montants astronomiques de mémoire embarqués. Bien entendu, les prochaines générations de processeurs pourraient également en bénéficier.

La latence serait identique entre le cache initial et celui rajouté par dessus le processeur ? L’ensemble serait unifié en un unique et énorme cache L3 mais beaucoup de questions restent sans réponses sur le fonctionnement global de la solution.

3D V-Cache

AMD joue à 3D V-Cache-cache

La stratégie d’AMD joue beaucoup sur le cache depuis l’avènement des architectures Zen. Plus généreuse qu’Intel sur ces postes, la marque implique cette mémoire pour améliorer les performances de ses productions. Zen a beaucoup progressé en cache au fur et à mesures de ses développements et les technologies RDNA 2 ont également profité de ces largesses. C’est une solution assez intelligente de la part d’AMD car elle permet de proposer des gains en performances en temporisant la nécessité d’une coûteuse nouvelle architecture. Un petit pas de côté qui ressemble aux solutions d’Intel lorsque le fondeur optimisait son processus avant de changer d’architecture. Garder son architecture en place le plus longtemps possible, maintenant que le retard avec la “concurrence” a été comblé, il s’agit d’économiser ses coûts de R&D. En gardant la sortie nécessaire d’une nouvelle architecture le plus longtemps possible dans les cartons, AMD amorti les  coûts de celle déjà en place.

3D V-Cache

Les techniques mises en place par TSMC pour ajouter ce type de mémoire par dessus le processeur sont clairement intéressantes pour AMD. La couverture du processeur lui même par un matériau aussi transparent thermiquement que le silicium ne devrait pas poser de problème de TDP. AMD comble le manque de couverture du die par un substrat de silicone “vide” pour ne pas créer de relief sur la puce et permettre un contact parfait avec le système de refroidissement employé. L’image d’illustration ci dessus montrant, à dessein, l’ajout d’un module de SRAM de 6x 6 mm à gauche du die. 

Reste un détail, si la  guerre des chiffres est un argument séduisant pour le grand public, pouvoir annoncer des montants de cache énormes face à un Intel qui reste bien plus sobre sur ce poste, cela n’aura pas forcément un impact sur tous les usages d’un PC.

Est-ce que le jeu en vaut la chandelle ? L’impact sur les performances ne semble entrer en ligne de compte que pour le jeu. Combien couteront ces mégas de 3D V-Cache supplémentaires ? Combien coutera leur production, quel impact chez le fondeur partenaire ? Et surtout sur le prix final pour les acheteurs de ces versions dopées à la mémoire cache ? Est-ce que cela aura également des conséquences en terme de compatibilité avec les cartes mères ? Faudra t-il de nouveaux BIOS ? Si physiquement les puces seront les mêmes, la connexion entre le cache et le processeur se faisant dans l’ajout d’une couche sur un die spécifique, des problèmes de retro compatibilité peuvent exister. Soit parce que des cartes ne vont pas prendre en compte cette nouveauté, soit parce qu’elles n’arriveront pas à identifier les puces.

AMD indique qu’aucune optimisation particulière ne sera nécessaire d’un point de vue logiciel. Mais peut être que les matériels devront attendre une mise à jour.


Pas de Pub
12 commentaires sur ce sujet.
  • 3 juin 2021 - 17 h 56 min

    Pourquoi ne pas rendre ce cache utilisable comme mémoire ultra rapide par un contrôleur mémoire sur leurs futurs iGPU comme a fait Intel avec certains de ses Intel Iris ? Là ce serait une progression.

    Répondre
  • 3 juin 2021 - 18 h 40 min

    Les BIOS doivent de toutes manières évoluer pour supporter un nouveau CPU. Il faudra donc mettre un BIOS compatible avant de changer le µP sur une mobo que l’on upgrade. Hors de question de se lancer sur un matériel non connu/testé lors de sa sortie à ce niveau. Mais par contre, peu probable que le cache en rajoute: Savoir ce qui est présent ou non et avec quelle organisation/taille etc… se fera sur archi “Intel”, comme pour les autres options supportées par un processeur donné, via l’instruction cpuid.

    Possible aussi, si AMD a aussi comme Intel son “processeur de service” (équivalent du ME=Management Engine) et le signe de manière analogue, qu’il faudra refaire un upgrade BIOS (et hors OS, cad via la fonction upgrade intégrée directement au BIOS) une fois le nouveau µP installé car il va alors se lancer mais dans un mode dégradé.

    Raison: Un upgrade BIOS du fabricant contient sur Intel un ME non signé, qui l’est (au moins sur certaines gammes) à sa première exécution et avec prise en compte d’un identifiant processeur unique. Ceci afin de limiter les possibilités de vérolage de firmwares bas niveau après leur installation. Bref, µP changé, ID aussi, ME pas content!

    Répondre
  • 3 juin 2021 - 19 h 20 min

    @Le Breton: Oui c’est ce que j’attends de voir: RDNA2 + DDR5 + V-Cache sur les prochains Rembrandt?

    Répondre
  • 3 juin 2021 - 20 h 04 min

    Du cache dans un processeur, Voilà qui me plaît.

    Répondre
  • 3 juin 2021 - 20 h 34 min

    Cependant les APU ne partagent pas du tout la même architecture. Ici, on voit bien qu’ils se sont bien gardé de recouvrir les coeurs de calculs (sans doute pour des raisons de dissipation thermique), tandis que ce nouveau cache épouse parfaitement la forme de l’ancien, ce qui doit certainement faciliter les interconnexions, puisque les liaisons avec les coeurs se font aux même endroits, les interfaces sont juste superposé.

    Réitérer ça sur le design monolithique d’un APU risque d’être beaucoup plus compliqué :-(

    Répondre
  • 3 juin 2021 - 21 h 09 min

    Je suis étonné par la petitesse du cache par rapport à la taille du module de mémoire, mais peut être que la finesse de gravure n’est pas la même, ce ne serait pas surprenant non plus qu’ils aient décidé de brider la solution pour en garder sous la pédale et proposer des cache qui grossissent sur plusieurs générations…

    Répondre
  • 3 juin 2021 - 21 h 19 min

    @n0n0n4t0r:
    C’est vrai, j’avais aussi remarqué, ces 64 nouveaux Mo occupent grosso-modo la même surface que les 32Mo du dessous. Peut-être est-il gravé en 6nm du coup?

    Répondre
  • 3 juin 2021 - 21 h 25 min
  • 3 juin 2021 - 21 h 32 min

    @TiTi: 7 nano

    Répondre
  • 3 juin 2021 - 21 h 38 min

    @Pierre Lecourt: Alors j’ai du mal à voir où ils les ont casé. En voyant la structure du dessous, j’imagine bien qu’ils on peut-être pu optimisé l’espace, et occupé celui du L2. Mais de là à les doubler?
    On est bien sûr que c’est +64Mo de gagné par CCD et non pas +64 pour l’ensemble du CPU?

    Répondre
  • 3 juin 2021 - 21 h 39 min
  • 4 juin 2021 - 13 h 01 min

    @n0n0n4t0r:
    Ah, tu t’étonnais d’une aussi grosse puce pour aussi peu de cache?
    Mois c’était l’inverse, je me demande toujours comment ils ont pu caser autant de mémoire dans aussi peu de surface ;)

    Répondre
  • LAISSER UN COMMENTAIRE

    *

    *