MIPS eVocore, les premiers SoC RISC-V de la marque

MIPS eVocore sera le nom du premier SoC de la société qui ne fabriquera plus de… MIPS.

L’architecture MIPS a fait son temps, la société du même nom a décidé de tourner la page et l’a annoncé en mars 2021. Elle vient de publier un communiqué de presse portant sur ses travaux autour de RISC-V, sa nouvelle architecture processeur de prédilection.

Le MIPS eVocore P8700 est donc une solution RISC-V, dédiée au monde industriel, qui fonctionnera en clusters. Avec une possibilité de monter jusqu’ 64 de ceux-ci pour additionner  pas moins de 512 coeurs et 1024 Threads en parallèle. Une solution souple et qui correspond à de nombreux scénarios d’usage du marché que la marque ne retrouvait plus dans son écosystème précédent.

  • Multi-issue superscalar Out of Order (OOO) with Multi-threading
    • 16-stage pipeline for higher clock frequency
    • 8-wide instruction fetch
    • 8-execution pipes: 2xALU, MDU, 2xFPU, 2xMemory
  • Enhanced Coherence Manager with L2 cache
    • HW pre-fetch, widened busses, reduced latency
    • 48-bit physical addressing
    • 256 Interrupt support, APLIC/CLINT
  • System interface
    • ACE or AXI: 256-bit system bus
    • Optional: Coherent Bus (up to 8 ports)
    • Optional: Non-coherent periphery bus (up to 4 ports)

La solution vise clairement des segments de pointe avec des marchés très spécialisés : virtualisation, sécurité et autres travaux de calcul en temps réel. MIPS vise autant l’industrie automobile que les outils réseau, les systèmes logiques ou l’edge computing. Suivant le montage retenu et le total de coeurs atteint par chaque cluster, ces solutions pourront trouver leur place dans des solutions serveurs très évoluées. Les premières solutions seront commercialisées cette année.

Minimachines-05-2022

Une seconde solution, le MIPS eVocore I8500 visera des produits ayant besoin de plus de retenue en terme de consommation énergétique. La marque n’a pas communiqué sur sa date de lancement effective.

MIPS eVocore I8500

  • In-Order with Simultaneous Multi-threading (SMT)
    • 9-stage pipeline for efficient execution
    • Wide instruction fetch
    • 7-execution pipes: ALU, MDU, 2xFPU, 2xMemory
  • Enhanced Coherence Manager with L2 cache
    • HW pre-fetch, widened busses, reduced latency
    • 48-bit physical addressing
    • 256 Interrupt support, APLIC/CLINT
  • System interface
    • ACE or AXI: 256-bit system bus
    • Optional: Coherent Bus (up to 8 ports)
    • Optional: Non-coherent periphery bus (up to 4 ports)

Faites découvrir le site en le partageant


 

Salut, c'est Pierre ! Depuis 2007 j'écris sur Internet. Je propose un site totalement indépendant et sans publicité. Pour continuer a le faire vivre j'ai besoin de mes lecteurs.  Vous pouvez participer à cette aventure très simplement. Quelques euros, le prix d'un café, tous les mois peuvent totalement changer la donne et me permettre de travailler avec une base de financement solide. Alors si vous voulez que le site perdure et fonctionne, vous pouvez participer simplement en cliquant sur les liens ci-dessous. Cela ne prend quelques instants et cela change tout pour moi.

2,5€ par mois 5€ par mois 10€ par mois Le montant de votre choix

6 commentaires sur ce sujet.
  • 12 mai 2022 - 9 h 50 min

    En fait les architectures Mips Rxxxx (comme Sparc/ultrasparc) étaient des dérivés directs de l’ISA Berkeley Risc II, un ancêtre direct de la bête. Le saut est donc plus un « upgrade »

    Répondre
  • 12 mai 2022 - 10 h 29 min

    Merci Pierre de nous donner des nouvelles de l’architecture RISC-V.

    MIPS est déjà bien implanté dans certains marchés (matériel réseau…), on peut donc espérer voir débarquer ces evocores à moyen terme.

    Répondre
  • 12 mai 2022 - 16 h 52 min

    @eeegr:
    MIPS a été au coeur des SoC réseau de Cavium (en concurrence frontale, Freescale se basait lui sur du PowerPC) destiné à l’infra coeur de réseau et mobile, mais a été depuis 6 ou 7 ans bouté par ARM.
    Il fallait en effet pour la société passer à autre chose, cela devait devenir vraiment vital.
    Souhaitons leur le succès qui nous sortira de ARM, voir Intel qui a tenté un retour depuis 5 ans avec les Xeon-D puis des SoC spécialisés basés Atom mais reste un paquebot loin des attentes de réactivité et support de ce marché, dans l’embarqué.

    Répondre
  • 12 mai 2022 - 17 h 22 min

    @yann:

    c’est en effet assez intriguant de voir ARM si présent, partout à la fois…
    L’architecture est-elle vraiment si performante ? ou bien on t-il un meilleur marketing ?
    ou encore est-ce parce que ce sont les premiers à avoir tenté de s’imposer partout, à toutes échelles, sur le modèle d’intel ? (du proc mobile au serveur)

    J’espère que des alternatives, RISC-V ou même PowerPC, vont être dispo…

    Répondre
  • 13 mai 2022 - 0 h 23 min

    @eeegr:
    Voici les 3 raisons que je vois :
    1) la stratégie de licensing d’ARM : chaque client achète les « plans » des cœurs chez ARM puis il en fait ce qu’il veut avec le fondeur de son choix, ajoutant les fonctionnalités nécessaires à son SOC (modem, vidéo, mémoire, etc…).
    Rien de tout cela chez Intel où il faut choisir un processeur « tout fait » dans la gamme.
    …Prêt-à-porter contre Sur-mesure….

    2) le ratio performance/énergie est largement favorable à l’architecture ARM, d’où sa présence dans tous les appareils mobiles ou les petites « appliances » (NAS, routeurs, box, TV… – là où se trouvait l’architecture MIPS également).

    3) Apple ayant la force de frappe qu’on lui connaît, avec ses puces A et maintenant M et sa mainmise sur le logiciel associé, la technologie ARM déboule sur les ordinateurs (et tablettes « Pro ») et voilà ainsi que l’on trouve de l’ARM partout, du plus petit au plus gros, chez les pros comme chez les particuliers.

    Risc-V est bien parti pour participer à la course car il est le premier en architecture « libre », ça plaît toujours aux fabricants d’économiser quelques licences… Et il présente la même souplesse pour composer un SOC selon ses besoins du client.

    Répondre
  • 14 mai 2022 - 10 h 30 min

    @aka_mgr: Analyse intéressante. Merci.

    Répondre
  • LAISSER UN COMMENTAIRE

    *

    *